Université Cotes d'Azur/EUR DS4H
Master 1 Electronique
Enseignement : Composants logiques programmables
Documents de cours/TD autorisés

Novembre 2023

CONTROLE (1H30)

Exercice 1 : Question de cours

1.1 – Le rôle d'un FPGA est de réaliser des accélérateurs matériels. Que cherche-t-on à améliorer par rapport à une exécution sur un processeur ?


1.2 - Lister les différentes étapes de la synthèse sur un composant logique programmable.

1.3 - Pour déterminer le nombre de cellules élémentaires (CE), citer les approches utilisées dans le cas des CPLDs, des FPGAs avec LUT puis avec MPX.

1.4 – Expliquer comment est calculé le temps de réponse sur un FPGA.

Exercice 2 : Etude des cellules élémentaires

On donne ci-dessous l'architecture d'une cellule élémentaire de FPGA. Indiquer les caractéristiques principales de cette cellule.



LUT-Based Logic Cell

Exercice 3 : Architecture parallèle sur FPGA

On souhaite réaliser sur FPGA un système de détection de contour sur une image. Pour y parvenir, il est nécessaire d'appliquer un filtre (connectivité de 4) dont l'équation est la suivante :

Inew(x,y)=(h1.I(x-1,y)+ h2.I(x,y-1)+h3.I(x,y)+h4.I(x,y+1)+h5.I(x+1))/(h1+h2+h3+h4+h5) avec hi comme coefficients du filtre.

Quelle architecture peut-on proposer pour que les performances de ce système soit supérieure à une exécution sur processeur ? Préciser le gain théorique attendu.

Exercice 4 : Synthèse sur FPGA

On se propose dans le cadre de cet exercice de réaliser une unité de calcul (32 bits) pour la cryptographie intégrant les fonctions : application d'un masque M sur l'entrée A ou B, des décalages. L'équation par étage pour la sortie S_i est donnée ci-dessous :

$S_i = /Sel_1./Sel_0.M_i.A_i + /Sel_1.Sel_0.M_i.B_i + Sel_1./Sel_0 . A_{i-1} + Sel_1.Sel_0 . A_{i-2}$

4.1 -Calculer le nombre de cellules nécessaires pour effectuer la synthèse de ce composant pour les familles suivantes : CPLD MAX7000 (8 produits), FPGA avec 4-LUT puis MPX4->1.

4.2 - Calculer avant routage le temps de réponse : Tcellmax7000 = 3ns, Tcell_4LUT = 1.5 ns, Tcell_mpx= 1ns.

Exercice 5 : Routage

Considérons dans un premier temps un FPGA non hiérarchique

5.1 – Expliquer le rôle du placement et du routage dans la synthèse sur FPGA.

5.2 – Lors de ces phases de placement et de routage, que cherche-t-on à optimiser ? Ces deux phases peuvent elles être réalisées séparément ou de manière conjointe ?

5.3 – Donner deux exemples de routage :

- un dont une communication est à temps nul
- un autre dont une communication est à temps non nul

5.4 – Que devient le placement routage lorsque le FPGA est hiérarchique (cluster de cellules) ?

Exercice 1 :

1.1 : Le côté d'un FPGA :

- améliorer la vitesse d'exécution (parallélisme maximal)
- réduire la latence (pipeline et non séquentiel)

1.2 : lister les différentes étapes de la synthèse sur un composant logique programmable.

1. Description du système : code (VHDL, Verilog)
2. Simulation fonctionnelle : vérification comportement logique
3. Synthèse : traduction en porte logique et équation booléennes
4. Placement routage : interconnexions (LUT ...)
5. Simulation temporelle : vérification délais.
6. configuration : génération du bitstream et programation du composant

1.3 Déterminer le nombre de cells :

1.4 - Pour déterminer le nombre de cellules élémentaires (CE) : citer le paramètre imortant et les approches utilisées dans le cas des CPLDs, des FPGAs avec LUT puis avec MPX.


Synthèse des CPLDs :

Si (P <ou= à N) alors Nc = 1


Si (P > N alors $Nc = \frac{(P-N)}{N-1} + 1$

Pour un mpx :

$$Y = \overline{A}.B.\overline{C}.D + A.B.\overline{C}.D + \overline{A}.C.D + \overline{B}.C.D$$



=> **4 cellules pour réaliser cette fonction**




Pour un LUT :

LUT hiérarchisée

1 cellule mémoire.

Sram : 16 .
mpx : 15 .

Sram = 32
mpx = 15 x 2 (2).
= 31



Déterminer pour une LUT à 4 entrées, un bloc logique comportant 10 cellules élémentaires, le nombre de cellules mémoires.

11 transistor :

Cell : 15 mp 2 => 15 x 2 => 30.
Cell SRAM : 16 x 2 => 32.
62.

11 : $\frac{1\,b^6}{32}$: 19129 alv.

1.4 Temps de réponse FPGA :

$F_1 = A\bar{B}C + AB\bar{C}E + A\bar{C}F + \bar{D}EF$

Lut à 4 entrées → Sortie = 2.

$F_1' = \bar{A}\bar{B}\bar{C} + AB\bar{C}E$

$F_2' = F_1' + A\bar{C}F$

$F_3' = F_2' + \bar{D}EF'$

} 3 cells.

$t_R = 3 \times t_{LUT} + t_{comp}$.

EXERCICE 2 : étude des cells élémentaires :

